Mise en euvre d'une architecture multiprocesseur autour d'un réseau sur puce (noc) de type Wishbone
Type doc. :
Langue :
Auteur(s) :
Année de soutenance:
Afficher le Résumé
La conception moderne des systèmes sur puce (SoCs) montre une nette tendance vers l'intégration de plusieurs ceurs de processeurs. De tels systèmes sont devenus nécessaires pour répondre aux exigences de performance actuelles. Les applications embarquées actuelles migrent d'un système basé sur un processeur unique à des systèmes multitraitement à communication de données intensives. Les performances demandées par ces applications font appel à des architectures multiprocesseurs dans une seule puce (MPSoCs), nécessitant des interconnexions complexes. L'évolution des smartphones est le meilleur exemple de l'évolution et de l'hétérogénéité des MPSoCs. Afin d'extraire le plus de performance de ces MP-SoCs, les réseaux sur puce (NoCs) ont été proposés comme une solution communication sur puce afin de surmonter les limites des interconnexions conventionnelles. Le travail accompli le long de cette thèse dans sa première partie s'articule autour des réseaux sur puce de type Wishbone pour des systèmes mpsocs
| N° Bulletin | Date / Année de parution | Titre N° Spécial | Sommaire |
|---|
| Cote | Localisation | Type de Support | Type de Prêt | Statut | Date de Restitution Prévue | Réservation |
|---|---|---|---|---|---|---|
| 621.3 MAY TH C1 | BIB-Centrale / Thèses | interne | disponible | |||
| 621.3 MAY TH C2 | BIB-Centrale / Thèses | interne | disponible | |||
| 621.3 MAY TH C3 | BIB-Centrale / Thèses | interne | disponible |