Lپfensemble des travaux realises dans cette these nous ont menes a developper un certain nombre dپfoutils et de methodes afin dپfevaluer le fonctionnement des deux puces des transistors JFET-SiC 2A-1300V et le JFET-SiC 15A-1200V en limiteurs de courant et leurs capacite a fonctionner dans des conditions extremes en court-circuit en temperature elevees. Le banc de test electrique nous a permis dans un premier temps dپfevaluer la variation du courant de saturation des deux transistors JFETs a differentes tension dپfalimentations pour une temperature ambiante de 25پ‹C. Les courbes obtenues a ces conditions presentent un point dپfintersection situe au debut de la phase de court-circuit, apres le regime transitoire. A cet instant, lپfechauffement due a la dissipation de puissance est negligeable et donc la puce est a la meme temperature quelque soit la tension appliquee. Cela, laisse supposer une faible dependance du courant de saturation a la tension pour une meme temperature du cristal. Dans un second temps, nous avons associes un banc de test thermique a un banc electrique pour caracterises les deux transistors JFET-SiC 2A-1300V et le JFET-SiC 15A- 1200V en regime de limitation de courant pour une faible tension dپfalimentation (E=50V) a temperature ambiante variant de -60پ‹C a 230پ‹C. Les durees de court-circuit ont ete reduite (inferieur a 10ƒتs) afin de limiter lپfauto-echauffement de la puce. Lپfevolution du courant de saturation en fonction de la temperature pour les deux transistors, releve 0.5ƒتs apres la mise en conduction, a faible tension a montre pour le JFETSiC 2A, une forte dependance du courant de saturation avec la temperature et une dependance moins marquante avec le JFET-SiC-15A. Nous avons poursuivis les caracterisations de la variation du courant de saturation avec la temperature mais pour une tension elevee E= 400V, en placant les transistors JFETs (en regime de limitation de courant) dans un flux dپfair dont la temperature varie entre 25پ‹C a 400پ‹C. La limitation de courant est assuree meme a autre temperature et haute tension. Le transistor JFET-SiC 2A-600V, la limitation du courant de saturation est assure mais le courant de saturation est relativement constant en fonction de la temperature, ce qui nous a laisses suppose que lپfechauffement de la puce de celui-ci est negligeable. Le JFET-SiC 15A- 1200V a presente une diminution du courant de saturation en fonction de la temperature. Cette observation peut etre expliquee par un echauffement de la puce. De meme la phase de limitation a ete assure par ce transistor apres une phase transitoire de quelque nanoseconde Etude et caracterisation de la robustesse des transistors JFET-SiC en regime de court-circuit Conclusion generale - 155 - liee a lپfapplication de la tension aux bornes du JFET, qui genere une surintensite lors de la capacite de sortie du transistor Lپfobjectif etant de determiner lپfaptitude des deux transistors a assurer la phase de limitation et leurs capacites a pouvoir dissipe de fortes energies, des essais destructifs en court-circuit de longue duree ont ete effectues sur les deux transistors precedemment cites. La defaillance du transistor JFET-SiC 2A a apparue apres 56ms de duree de court-circuit et une energie dissipee de 14.3J qui correspond a environ 622J/cm2 de surface active. Alors que pour le transistor JFET-SiC 15A la defaillance apparait apres 679ƒتs de duree de court-circuit qui correspond a 4.07J (environ 100J/cm2 de surface active). A travers ces resultats dپfessais destructifs nous avons pu conclure que le transistor JFET 2A et plus robuste que le transistor JFET 15A en comparant la quantite dپfenergie dissipe par chacun. Pour complete et verifier les resultats experimentaux, nous avons realise des simulations numeriques qui nous ont permis dپfestimer la temperature atteinte dans les puces lors des courts-circuits. Pour se faire, un modele dپfinjection de puissance surfacique (Cette puissance est obtenue de facon experimentale par le produit du courant de saturation IDSAT et de la tension VDS) a ete realise pour chaque temperature ambiante de la semelle pour les deux puces testes. Les resultats de simulations du modele 3D ont abouties a une dissipation de la puissance surfacique, qui nous a permis de choisir le modele 1D pour de faibles durees dپfinjection. Dans le modele 1D nous avons tenue compte de la surface active comme surface de dissipation de puissance, la variation de la conductivite thermique et de la chaleur specifique, et la prise en conte de la couche dپfAl. Les resultats obtenus en simulation 1D permettent de suivre lپfevolution de la temperature dans la puce au cours du temps. Ils permettent notamment dپfestimer la temperature maximale en fin de regime de court-circuit. En sپfappuyant sur les resultats de simulation, on a cherche a relier le courant de saturation a la temperature du cristal. Cela pour chaque releve experimental obtenu entre 25 et 4000پ‹C de temperature ambiante.