Implémentation d'un modèle timing dans un simulateur logique junior "VLSI" et restructuation de la chaîne de "CAO" correspondante.
Type doc. :
Langue :
Auteur(s) :
Année de soutenance:
Afficher le Résumé
La simulation logique pour "VLSI" est une étape.jmportante }~ors de la conception d'un "DESIGN" dont les structures loliques',~se compliquent, Le "DESIGNER" a besoin d'un outil lui p~~&t'-tant de vérifier le comportement logique et dynamique de son ';f!}/;~ma. ~t.;; : c~& . ,L'essor considérable des outils de "CAO" industriels ( Génération Me~tor, Sun, Valid ou Daisy), met à la disposition des concepteurs d'aujourd'hui plusieurs méthodes d'implantation du masque du circUit intégl'é, ainsi que des outi1s de simulation logique et éle~que.Depuis quelques années, la micro-électromque est rentrée dans le cursus de la majeure partie des universités et écoles concernées. Nayant pas les moyens de s'équiper en outils de tfCAO" industriels alors trés onéreux, ces centres ne pouvaient se consacrer à l'apprentissage de ~ques de co~ption. De ce fait, des recherches'sont orientées aujourd'hui vers une nouvelle génération de micro-ordinateurs ( type Personal Computer ), pernlettant d'effectu~r la majorité des opérations d'ingénierie: .Schémas et 'simulation. Ces postes de travail doivent âtre simples d'utilisation, interactiJ;s et rapides ensilIiulation. De plus, l'association de cés' postes de trataiten 'réseauà de
| N° Bulletin | Date / Année de parution | Titre N° Spécial | Sommaire |
|---|
| Cote | Localisation | Type de Support | Type de Prêt | Statut | Date de Restitution Prévue | Réservation |
|---|---|---|---|---|---|---|
| 621.381 GUE TH C1 | BIB-Centrale / Thèses | interne | disponible |